Mission

Fonctions et responsabilités :

Dans le cadre de son développement et de la démonstration de son savoir-faire, ELSYS Design souhaite réaliser, en partenariat avec la start-up VOOX, une plateforme technologique de routeur multi-protocoles déterministe. L’objectif est de traiter sur un composant FPGA, plusieurs flux de données bidirectionnels utilisant le protocole innovant de communication ETHERNET Time Sensitive Network permettant d’avoir une contrainte de temps réel sur de l’Ethernet pour le transport de flux de données brut, vidéo ou audio. Cette plateforme se basera sur un composant FPGA de Xilinx (ex : Artix 7) et s’appuiera sur la technologie de routeur multi-protocoles déterministe brevetée et développée par VOOX.
L’enjeu est de pouvoir, à terme, proposer une brique technologique aux industriels, capables de gérer de manière déterministe, le protocole TSN sur Ethernet, en nombre aussi élevé que le permettent les ressources hardware du composant FPGA sélectionné.

Objectifs

Le but du stage est d’étudier et concevoir l’interface Ethernet TSN et de l’intégrer au « Core multi-protocole déterministe VOOX ».

Ce sujet très technique s’adresse donc à un stagiaire FPGA qui devra :

- S’approprier le Hardware existant.
- Analyser et maitriser le protocole de communication TSN
- Analyser et maitriser les interfaces de communication AXI-lite, AXI-full et AXI-Stream
- Concevoir l’architecture de l’interface Ethernet TSN
- Implémenter le code VHDL.
- Développer des scénarios de simulation en langage VHDL
- Maitriser le flot de développement FPGA complet sur cible Xilinx ARTIX 7
- Rédiger une documentation de conception
- Réaliser les tests unitaires et les tests d’intégration
- Participer à l’intégration système

Pour la réalisation du démonstrateur technologique, un stagiaire en développement FPGA est prévu. Le stagiaire sera encadré par une équipe d’ELSYS-Design composée d’un chef de projet et d’ingénieurs expérimentés dans chacun des domaines de compétence.

Profil recherché

Nous recherchons un profil FPGA

Vous êtes en 3e année d’ingénieur ou dernière année de Master.
Autonomie, enthousiasme pour les technologies liées aux réseaux, rigueur et travail en équipe sont des qualités essentielles.

Compétences requises : Langage VHDL, connaissance des FPGA, notion en langage C, notion en réseau (Ethernet), esprit de synthèse, autonomie. Vous rédigez aisément en anglais (documentation technique et manuel utilisateur).

La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.
Lieu : Cachan